エヌビディア「Kyber」ラック、2028年へ後ずれか——SemiAnalysisが指す律速段階は78層のプリント基板

公開日:
エヌビディア「Kyber」ラック、2028年へ後ずれか——SemiAnalysisが指す律速段階は78層のプリント基板

エヌビディアの次世代ラック「Kyber」が2028年へずれ込む——SemiAnalysisがそう報じ、エヌビディアは否定した。報道が正しければ、詰まったのはGPUでもHBMでもない。1つのラックの中で144個のパッケージを結ぶ78層のプリント基板が、量産品質で作れないのだという。AIインフラ全体の速度を決めている工程—...

エヌビディアの次世代ラック「Kyber」が2028年へずれ込む——SemiAnalysisがそう報じ、エヌビディアは否定した。報道が正しければ、詰まったのはGPUでもHBMでもない。1つのラックの中で144個のパッケージを結ぶ78層のプリント基板が、量産品質で作れないのだという。AIインフラ全体の速度を決めている工程——律速段階が、最先端ロジックから「板」へ移りつつある。


表面と深層

表面(報じられたこと)深層(隠れた文脈)
Kyber NVL144の出荷が2027年から2028年へ、12か月以上後ずれ(SemiAnalysis)遅延要因に挙がるのは78層PCBミッドプレーンの歩留まり。先端ノードもHBMも関係しない
エヌビディアは「ロードマップは無傷」と否定否定の射程はRubinチップ、報道の射程はUltra向けKyberラック。両方が同時に成り立ちうる
つなぎ役のNVL72x2も取り下げ顧客は「高くつく上、運用が厄介だ」と難色を示したと伝えられる

何が報じられたか

まず、報道の出所とともに事実を切り分ける。

SemiAnalysisによれば、Kyber NVL144の出荷は2028年にずれ込む。当初はVera Rubin Ultraと同時に2027年後半のデビューを掲げていたので、12か月以上の後退になる。CNBCとTom's Hardwareがこの分析を追い、エヌビディア広報は「ロードマップは無傷だ(Our roadmap is intact)」とコメントした。ただし、Kyberの出荷時期そのものには触れていない。以下、断りのない限り記述はこの報道に基づく。

Kyberは現行のOberon(NVL72)ラックの後継にあたる。コンピュートトレイを本棚の本のように縦挿しにし、背面にNVLinkスイッチブレードを並べる。トレイとスイッチを直交させて突き合わせる中央の板が、ミッドプレーン(オーソゴナル・バックプレーン)だ。GB200世代で束ねていたケーブルハーネスは、ここで姿を消す。

1つのラックに36枚のコンピュートブレード、1枚あたり4ソケット。GPUは144基が1つのNVLinkドメインにまとまる。名前の由来はここにある。Kyber NVL144だ。現行Oberon(NVL72)の倍の密度を、1本の筐体に詰め込む。当初公表された仕様では消費電力600kW級、Oberonの約5倍にあたる。設計が見直された後の数値を、エヌビディアはまだ公表していない。

混同されやすいので分けておく。Rubin Ultra NVL576は、この1本のラックと別の構成を指す。8本のラックをCPO(共封止光学)でNVSwitch間をつなぎ、576基を1つのスケールアップ領域として扱う仕組みだ。SemiAnalysisは、こちらも遅れるか少量出荷にとどまる公算が大きいと見ている。


78層、1平方メートル、線間25μm

この板は、設計としては正しい。製造としては無理がある。

SemiAnalysisが示した仕様(Tom's Hardware経由)では、ミッドプレーンは26層の基板を3枚貼り合わせた78層構成だという。面積はほぼ1平方メートル。配線間隔は25μm以下、インピーダンスの公差は5%以内に収めないと、448Gb/s級の信号が持たない。一般的なサーバー基板は20〜30層だから、要求は一桁ずれている。

なぜそこまで無理をするのか。同じ結線をケーブルで組めば、GPU間の配線は2万本規模に膨らむ。人手で挿し、抜け・曲がり・信号劣化を1本ずつ疑う世界だ。それなら銅の板1枚に押し込んだほうが速い。設計思想としては筋が通っている。

歩留まりの側で、その筋は通らなくなる。層を貼り合わせるたびに層間の位置ずれが積み上がる。1平方メートルの板は温度と湿度で伸び縮みする。ビアは78層を貫通し、めっきの均一性が問われる。どれか一つでも外れれば、板は捨てるしかない。26層を3枚、それぞれ良品で、貼り合わせても良品。確率は掛け算で効いてくる。半導体の歩留まりとまったく同じ数学が、プリント基板の工場で回っているのだ。


報道とNVIDIAの否定は、同時に正しくありうる

「ロードマップは無傷」という一文は、何を無傷だと言っているのか。

エヌビディアの否定は短い。読み方としては、Rubinという製品系列の日程は動いていない、となる。だがSemiAnalysisが名指ししている遅延の対象は、Rubin Ultra向けのKyberラックだ。標準RubinはOberon系のラックで出荷できるし、そちらの立ち上げは進んでいる。チップは予定どおり、それを束ねる筐体だけが遅れる。この二つは矛盾しない。

投資家に向けた一文と、サプライチェーンの現実は、違うレイヤーの話をしている。どちらが嘘をついているかを詮索するより、否定がどこまでを覆っているかを見たほうが実りがある。エヌビディアが明言を避けているのは、Kyberの出荷時期だ。


継ぎ目の入った塊は、同じ台数でも別物だ

つなぎ策のNVL72x2が消えた理由に、この世代の商品性が凝縮している。

NVL72x2は、既存のOberonラック2本を背中合わせに結び、1つの単位として扱う案だったと報じられている。SemiAnalysisによれば、最大手の顧客が「高くつく上、運用が厄介だ」と難色を示し、案は取り下げられた。コストと運用性。表に出た理由は、この二つである。

筆者の見立てでは、その奥にもう一段ある。NVLinkで1つの塊に見えるGPU群が2つの筐体にまたがれば、その境界は帯域とレイテンシの段差になる。学習ジョブは段差を跨ぐたびに待たされる。彼らが金を払っている対象は、継ぎ目なく1つに見える塊の大きさだ。台数が同じでも、継ぎ目の入った製品は別物として扱われる。

同じ根から、もう一つの後退が伝えられている。Rubin Ultraは当初、1パッケージに4ダイを載せる計画だった。SemiAnalysisによれば、この4ダイ構成は「製造実行上の懸念」を理由に取り消され、2ダイへ引き戻された。パッケージあたりの演算量は、実質半分になる。ミッドプレーンとパッケージ。場所は違うが、効いている力は同じだ。設計の野心が、量産できる範囲まで押し戻されている。


律速段階は、前工程から「板」へ動いた

この一件の本質は、遅延ではない。AIインフラの律速段階が、最先端ロジックから最も地味な工程へ移ったという事実だ。

ここ数年、AIの供給制約はいつも同じ座標にあった。TSMCの先端ノード、HBM、CoWoS。ナノメートルとミクロンの世界であり、投資も報道もそこに集中した。今回名指しされたのは、層を貼り合わせ、穴を開け、めっきをする工程である。半世紀前から現場にあり、ムーアの法則が一度も効いたことのない領域だ。

この領域に微細化は効かない。効くのは、めっき厚のばらつきを1μm削り、貼り合わせの位置精度を数μm詰めるような積み上げだけである。低誘電の銅張積層板、レーザードリル、ラミネート、大判の板を測る検査。派手さはない。ただ、ここが通らなければ、次世代ラックは1台も建たない。

この地味な座標で、日本の部材メーカーは強い。パナソニック インダストリーの多層基板材料「MEGTRON」はハイエンドサーバー基板で事実上の標準に近く、同社は中国・広州工場に約75億円を投じて新ラインを増設する(2027年4月稼働予定)。三菱ガス化学は低誘電樹脂(OPE)を軸に先端PCB材料を伸ばしている。板が律速になるなら、板の材料と装置に需要が回る。


製造業が今やるべきこと

  1. 単体合格が最終合格にならない工程を洗い出す: 78層という数字は覚えなくていい。覚えるべきは、単体で合格した部材が貼り合わせや組み付けの瞬間に落ちる工程が、自社にもあるということだ。工程間の歩留まり相関を測っているかどうかで、答えが変わる。
  2. AI関連の需要予測を、チップの出荷計画から切り離す: 装置・部材の受注が追いかけるのは、チップより筐体のロードマップのほうだ。チップが予定どおりでも、ラックが1年遅れれば、基板・電源・冷却の実需はその分だけ後ろへずれる。
  3. 「作る力」と同じだけ「測る力」に張る: 大判の板でインピーダンス公差を保証する工程では、量産検査そのものがボトルネックになる。詰まっている工程にこそ、検査・計測の発注は集まる。

参考資料

T&C

techandchips

techandchipsは、今ある装置とシステムを活かす工場自動化で熊本半導体クラスターの製造業を支えています。装置・システム連携(EAP/MES)、見える化・予知保全、トレーサビリティ、AI文書自動化まで一貫して対応します。

この著者の記事をもっと見る →
この記事をシェア